嘗試在 vscode 跑 Verilog,記錄一下。
很久之前設置的,想到多少寫多少吧:
一・添加的擴展:#
Verilog HDL:添加一個運行按鈕,添加控制台輸出(大概)
Verilog Snippet:關鍵詞高亮補全(大概)
Verilog_Testbench:自动生成測試文件,用處不大。
Verilog-HDL/SystemVe:主要的,綜合各個模塊
WaveTrace:波形顯示
二・部分設置:#
"verilog.linting.linter": "iverilog"
三・報錯:#
1.include 報錯:
`include"./my.v" 找不到文件,使用相對絕對路徑都不行:設置為:
"verilog.linting.iverilog.runAtFileLocation": true