Verilog running in vscode

尝试在 vscode 跑 Verilog，记录一下。
很久之前设置的，想到多少写多少吧：

一・添加的扩展：

Verilog HDL：添加一个运行按钮，添加控制台输出（大概）

Verilog Snippet：关键词高亮补全（大概）

Verilog_Testbench：自动生成测试文件，用处不大。

Verilog-HDL/SystemVe：主要的，综合各个模块

WaveTrace：波形显示

二・部分设置：

"verilog.linting.linter": "iverilog"

三・报错：

1.include 报错：
`include"./my.v" 找不到文件，使用相对绝对路径都不行：设置为：
"verilog.linting.iverilog.runAtFileLocation": true